在2024中国汽车与出行未来论坛上，芯砺智能首席执行官张宏宇博士以“Chiplet：破解高算力芯片三重困局”为题，深入剖析了当前高算力芯片发展面临的挑战，并阐述了Chiplet（芯粒）技术作为关键解决方案的前景与路径。
困局一：性能提升遭遇“功耗墙”与“存储墙”
随着制程工艺逼近物理极限，传统单一大型SoC（系统级芯片）的性能提升正面临严峻挑战。一方面，晶体管密度增加带来的功耗与散热问题日益突出，形成“功耗墙”；另一方面，处理器核心与内存之间的数据交换速度成为瓶颈，即“存储墙”。张宏宇指出，单纯依靠工艺微缩已难以维系算力的指数级增长需求，尤其是在智能驾驶、人工智能等需要实时处理海量数据的场景中。
困局二：设计复杂性与成本飙升
设计一颗先进制程、高度集成的高算力芯片，其研发周期长、投入资金巨大，一次流片失败可能带来数亿甚至数十亿元的损失。这种极高的技术门槛和财务风险，使得许多创新企业望而却步，也制约了芯片设计的多样化和快速迭代能力。
困局三：供应链安全与灵活性不足
全球半导体产业链高度专业化，但也带来了供应链的脆弱性。单一芯片依赖于特定制程和单一供应商，在地缘政治和产业波动下风险凸显。传统SoC模式难以针对不同应用场景（如L2级辅助驾驶与L4级自动驾驶对算力、功能安全的要求截然不同）进行快速、经济的定制。
Chiplet：模块化破局之道
张宏宇提出，Chiplet技术正是应对上述三重困局的战略性选择。该技术将复杂的大型SoC分解为多个功能、工艺可独立的小芯片（芯粒），通过先进的封装技术（如2.5D/3D封装）集成在一起，形成一个系统级芯片。
- 应对性能困局：Chiplet允许采用不同工艺节点制造不同芯粒。例如，对性能要求高的计算核心采用最先进的制程，而对性能不敏感或模拟功能的I/O、电源管理芯粒则可采用成熟制程。这能优化整体功耗，并利用高带宽内存（HBM）等芯粒，通过硅中介层或直接堆叠，大幅缓解“存储墙”问题，提升数据吞吐效率。
- 应对成本与设计困局：Chiplet实现了IP（知识产权）的模块化复用。企业可以像搭积木一样，组合来自不同供应商的成熟功能芯粒（如CPU、GPU、NPU、接口芯粒等），显著降低设计复杂度和研发成本，加速产品上市时间。这为更多厂商参与高端芯片创新提供了可能。
- 应对供应链与定制化困局：模块化设计提升了供应链的灵活性和韧性。芯粒可以多元化采购，降低对单一供应链的依赖。更重要的是，汽车厂商或Tier 1供应商可以根据不同车型、不同配置的需求，灵活增减或替换特定功能芯粒，实现算力与功能的精准、可扩展配置，推动汽车电子架构向域控制乃至中央计算演进。
芯砺智能的实践与展望
张宏宇介绍了芯砺智能在Chiplet架构领域的探索。公司正致力于构建基于Chiplet的开放技术平台，包括高性能互连接口、先进封装设计、系统级仿真与测试等关键环节，旨在推动建立更完善的产业生态。他认为，尤其在汽车产业“软件定义汽车”和智能化升级的大趋势下，Chiplet不仅是一种芯片设计方法学，更是支撑未来出行智能中枢的核心使能技术，有助于实现高性能、高可靠、可定制且成本可控的车载计算解决方案。
张宏宇呼吁产业链上下游加强协作，共同推进Chiplet相关接口标准、设计工具、测试认证体系的建立与完善，以抓住技术变革机遇，共同破解高算力芯片的发展困局，赋能中国汽车与出行产业的智能化未来。
